在28nm以下，由于最大器件長度限制，模擬設計人員經(jīng)常要對多個短長度的MOSFET串聯(lián)來創(chuàng)建長溝道的器件。這些串聯(lián)連接的器件通常被稱為堆疊MOSFET或堆疊器件。
例如，將三個1μm的MOSFET串聯(lián)堆疊，可創(chuàng)建一個溝道長度為3μm的有效器件（圖1）。
圖1：將三個MOSFET串聯(lián)堆疊，可提供3μm的溝道長度。
堆疊MOSFET在現(xiàn)代模擬設計中非常常見，但并不是沒有問題。其主要問題是電容增加以及面積更大。電容增加很大程度上是由于器件周圍的互連增加。
總柵極面積和總柵極電容與非堆疊等效電路相似，但在互連線上有額外的寄生電容。與單個長溝道器件相比，堆疊器件的物理分離增加了總設計面積。
當在電路中使用堆疊MOSFET時，版圖質(zhì)量變得比平常更重要。不良的版圖設計會顯著增加寄生電容和設計面積，并可能使電路無法滿足期望的性能特性。
版圖設計工程師必須非常小心地設計這些器件的版圖。大多數(shù)從事于這些較小工藝節(jié)點的設計人員都經(jīng)歷過版圖前仿真和版圖后仿真非常不同的情況。通常，這歸因于堆疊器件上所存在的互連寄生效應。
下面來看看幾種實現(xiàn)堆疊MOSFET高質(zhì)量版圖的方法。圖2中的子電路顯示了將四個NMOS MOSFET堆疊在一起而創(chuàng)建一個長溝道器件。
圖2：將四個MOSFET堆疊，可創(chuàng)建一個長溝道電路。
在這個電路中可以看到，所有的柵極引腳都是相互連接的（所有四個整體連接也是如此），也可以看到，所有的MOSFET都是通過將一個器件的漏極與下一個器件的源極串聯(lián)起來而連接在一起。
在這種情況下，由于每個器件都是簡單的單指MOSFET，因此可以使用簡單的擴散分配版圖模式來設計這種結(jié)構的版圖。
圖3：將左邊的簡單堆疊情況與右邊的等效長溝道器件進行比較。
簡單堆疊情況的版圖如圖3左邊所示，可以看到它幾乎沒有額外的互連，因為等效的長溝道器件（右邊）也需要一個多晶硅觸點。在這種情況下，面積不利顯著，但這是不可避免的，并且由多晶硅最小間距規(guī)則所決定。
這種方法的另一個問題是，非常長的有效器件可能導致非常長的擴散分配鏈路。然而，可以將長鏈折疊成多行，如圖4所示。但是，其代價是這增加了額外的互連，并進一步增加了堆疊器件的電容。
圖4：可以將長鏈折疊成多行。
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經(jīng)理給您精準的報價以及產(chǎn)品介紹
聯(lián)系號碼：18923864027（同微信）
QQ：709211280